Buatlah rangkaian seperti pada modul percobaan 3, kemudian lakukan Load (D = 1001) lalu Shift Left (SR=0) sebanyak 2 kali. Clock 1: load 1001; Clock 2: shift left 0010; Clock 3: shift left 0100. Hasil akhir adalah 0100.
Gambar 1. Rangkaian Serial In /Serial Out , Paralel In/Serial Out dan Paralel
In/Paralel Out Shift register dengan kapasitas 4 bit.
4. Prinsip Kerja Rangkaian[Kembali]
Pada pulsa clock pertama, rangkaian diatur untuk melakukan operasi Parallel Load. Untuk ini, input mode
S1 dan S0 diatur ke logika TINGGI (keduanya 1). Input data paralel D3 D2 D1 D0 diatur menjadi 1001. Ketika pulsa clock pertama tiba, data ini akan langsung dimuat ke dalam register, sehingga output Q3 Q2 Q1 Q0 menjadi 1001. Selanjutnya, pada pulsa clock kedua, rangkaian dikonfigurasi untuk melakukan operasi Shift Left (geser kiri). Mode input diubah menjadi
S1=1 dan S0=0. Data yang sudah ada di dalam register (1001) akan digeser satu posisi ke kiri. Bit paling kiri (Q3=1) akan hilang, bit lainnya bergeser ke posisi yang lebih tinggi (Q2 ke Q3, Q1 ke Q2, Q0 ke Q1), dan posisi paling kanan (Q0) akan diisi oleh nilai dari input Serial Left (SL), yang diasumsikan bernilai 0. Hasilnya, output setelah pulsa clock kedua menjadi 0010.Terakhir, pada pulsa clock ketiga, operasi Shift Left yang sama diulangi. Data saat ini (
0010) kembali digeser satu posisi ke kiri dengan SL=0. Proses pergeseran yang identik terjadi lagi, menghasilkan output akhir 0100. File rangkaian percobaan download
Video download
Datasheet 7493 download
Datasheet 74LS90 download
Tidak ada komentar:
Posting Komentar