Berdasarkan gambar rangkaian, prinsip kerjanya dapat dijelaskan sebagai berikut. Saklar B1 dihubungkan ke ground sehingga memberikan logika 0 pada pin S, sedangkan B0 berfungsi sebagai clock sehingga memengaruhi input R yang berubah-ubah sesuai waktu. Input J dan K terhubung ke VCC sehingga masing-masing bernilai logika 1, sementara pin CLK terhubung ke B2 yang juga tersambung dengan VCC sehingga bernilai logika 1. Perlu diketahui bahwa pin S dan R bersifat aktif low, artinya hanya akan aktif ketika mendapat logika 0, dan tidak aktif ketika mendapat logika 1. Dalam kasus ini, karena pin S bernilai 0 maka kondisi SET aktif, sedangkan pin R yang berubah-ubah menimbulkan dua kemungkinan.
Pertama, jika S aktif dan R tidak aktif, maka rangkaian berada pada kondisi SET. Pada keadaan ini, input lain seperti J, K, dan CLK tidak berpengaruh. Berdasarkan tabel kebenaran RS Flip-Flop, jika S=1 (aktif) dan R=0 maka output Q=1 dan Q’=0. Kedua, jika S dan R sama-sama aktif, maka yang berperan adalah input J, K, serta clock. Karena J dan K bernilai 1, kondisi ini seharusnya masuk ke mode Toggle di mana output Q dan Q’ saling bergantian. Namun, perubahan hanya terjadi jika pin clock benar-benar menerima sinyal clock, sedangkan dalam percobaan ini B2 hanya bernilai tetap 1. Akibatnya, output tidak berubah sesuai teori dan justru menghasilkan keadaan terlarang dengan Q=1 dan Q’=1. Kondisi ini juga mungkin muncul karena keterbatasan konsep rangkaian logika yang digunakan.
- Link Rangkaian klik disini
- Link Video klik disini
- Link HTML klik disini
- Download Datasheet 74LS112 klik disini
- Download Datasheet 7474 klik disini
- Download Datasheet Switch klik disini
Tidak ada komentar:
Posting Komentar